AI资讯文章2026-7-27突破2nm芯片设计瓶颈！SCALE框架利用自监督视觉语言模型解决布线设计规则违例随着半导体工艺迈向2nm以下节点，芯片局部布局布线的DRV修复愈发困难。本文介绍由多位学者提出的SCALE框架，通过自监督约束感知布局生成技术与微调视觉语言模型，将先进制程下的DRV修复率提升高达25%。
AI资讯文章2026-7-27英伟达启用自研 Vera CPU，携手 Cadence 与 Synopsys 加速下一代芯片设计英伟达（NVIDIA）宣布将自研 Vera CPU 部署于 EDA 工作流，联合 Cadence 与 Synopsys 在核心仿真与验证环节实现 1.5 倍性能提升，打造芯片研发的全新算力闭环。
.png?table=collection&id=cbe6506e-1263-8358-a4d7-07ce62fcbb3f&t=cbe6506e-1263-8358-a4d7-07ce62fcbb3f){kind=small}
突破2nm芯片设计瓶颈！SCALE框架利用自监督视觉语言模型解决布线设计规则违例
随着半导体工艺迈向2nm以下节点，芯片局部布局布线的DRV修复愈发困难。本文介绍由多位学者提出的SCALE框架，通过自监督约束感知布局生成技术与微调视觉语言模型，将先进制程下的DRV修复率提升高达25%。